PATENT ABSTRACTS OF JAPAN

(11) Publication number:

04-364077

(43) Date of publication of application: 16.12.1992

(51)Int.CI.

H01L 29/788

H01L 29/792

H01L 27/115

(21)Application number : 03-139167

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

11.06.1991


(72)Inventor: NARUGE KIYOMI

(54) NON-VOLATILE SEMICONDUCTOR STORAGE ELEMENT AND NON-VOLATILE SEMICONDUCTOR STORAGE DEVICE

(57)Abstract:

PURPOSE: To provide an SISOS type byte EEOROM cell which has reduced a size of cell, can be mounted with simplified process on the same chip together with an SISOS type flash EEPROM cell and enables renewal of program by the byte.

CONSTITUTION: A non-volatile semiconductor storage element and device comprises a memory transistor 60a consisting of an SISOS type flash EEPROM cell and a memory cell selection transistor 60b connected in the drain side of this memory transistor.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's

decision of rejection]

[Date of requesting appeal against examiner's

decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平4-364077

(43)公開日 平成4年(1992)12月16日


(51) Int.Cl. ⁵ H 0 1 L 29/78 29/78	2	庁內整痙番号	FJ			投術表示體	ᇑ
27/11:	3	8225 - 4M 8831 - 4M	H01L	27/10		371 434 前求項の数8(全 8)	頭)
(21) 出顧番号	特膜平3-139167		(71) 出題人	(71)出題人 000003078 特式会社東空			
(22)出頭日	平成3年(1991)6	平成3年(1991)6月11日				带区堀川町72番地	
			(72)発明者	神奈川県		室区小向東芝町 1 番地 研究所内	祩
			(74)代理人	弁 理士	鈴江 1	代書	

(54) 【発明の名称】 不脚発性半導体記憶表子および不加発性半導体記憶装置

(57) 【要約】

【目的】セルサイズの小型化が可能になり、SISOS 型フラッシュEEPROMセルと同一チップ上に混載する場合のプロセスが簡単になり、パイト単位の書き換え が可能なSISOS型パイトEBOROMセルを提供する。

【構成】SISOS型フラッシュEEPROMセルからなるメモリトランジスタ60gと、このメモリトランジスタ60gと、このメモリトランジスタのドレイン側に接続されたメモリセル選択トランジスタ60bとを具備することを特徴とする。



(2)

特別平4-364077

【特許請求の範囲】

SISOS型フラッシュBEPROMセ 【1取欠體】 ルからなるメモリトランジスタと、このメモリトランジ スタのドレイン側に接続されたメモリセル避択トランジ スタとを具備することを特徴とする不得発性半導体記憶 太子。

【甜求項2】 前求項1記載の不揮発性半導体記憶素子 において、前記メモリトランジスタは、第1導電型の半 **導体基板と、この半導体基板の表面に設けられ、前配半** 第1不純物領域およびソース領域局の第2不純物領域 と、前紀半導体基板の第1不純物領域・第2不純物領域 間のチャネル領域表面の一部上に第1ゲート絶縁膜を介 して設けられた浮遊ゲート月の第1ゲート電極と、この 第1ゲート電板上に層間絶縁膜を介して設けられた制御 ゲート用の第2ゲート電極と、前記第1ゲート電極およ び第2ゲート電器の積層構造の前記第2不純物領域側の 側壁に側部絶縁膜を介し、且つ、前記テャネル領域表面 の一部上に第2ゲート絶縁膜を介して設けられた第1選 択ゲート用の第3ゲート電極とを具備し、前記メモリセ 20 ル選択トランジスタは、前記半導体基板の表面で前記第 1 不施物領域と離削して設けられた第2導電域を有する メモリセル・ドレイン領域局の第3不純物領域と、前記 半導体基設の第3不夠物領域・第1不純物領域間のチャ ネル領域表面上に第3ゲート給緑機を介して設けられた 第2選択ゲート用の第4ゲート電極とを具備することを 特徴とする不揮発性半導体記憶素子。

【論求項3】 請求項2記載の不揮発性半導体記憶索子 において、前記第2ゲート絶縁膜と第3ゲート絶縁膜と は同一の材質を有し、前配第3ゲート電極とと第4ゲー ト電極とは同一の材質を有することを特徴とする不揮発 性学導体記憶索子。

【請求項4】 請求項2または3記載の不揮発性半導体 配像素子において、前配第2ゲート管板と第4ゲート電 極との問題が、この不揮発性半導体記憶素子を含む半等 体集破回路の最小加工寸法より小さいことを特徴とする 不揮発性學導体記憶素子。

【請求項5】 SISOS型フラッシュBEPROMセ ルを行列状に配列し、行意をは列方向の各BEPROM セルの制御ゲート電極同士および選択ゲート関極同士を 共澄接統し、列または行方向の各BEPROMセルのド レイン領域同士を共通接続してなるフラッシュEEPR OM回路部と、商求項1記載の構成を有するSISOS 型パイトEEPROMセルを行列状に配列し、行または 列方向の各PEPROMセルのメモリトランジスタの簡 **弾ゲート電極同士、選択ゲート電極剛士およびメモリセ** ル選択トランジスタの選択ゲート電極同士を共通接続 し、列または行方向の各BEPROMセルのメモリセル 選択トランジスタのメモリセル・ドレイン領域周士を共 通換続してなるパイトEEPROM回路部とを具備する

ことを特徴とする不揮発性半導体記憶技習。

【謝求項6】 請求項5記載の不揮発性半導体記憶装置 において、前記SISOS型パイトEEPROMセル は、請求項2万至4のいずれか1項に記載の不揮発後半 導体記憶素子であることを特徴とする不揮発性半導体記 偿装近。

記憶銭置において、さらに、外部からの電源入力を昇圧 し、データ書き込み時に、前記S)SOS型フラッシュ **準体基根とは逆の頻2海電型を育するドレイン領域用の 10 BEOROMセルの制御ゲート電極に必要とする電圧を** 生成し、データ消表時に、前配SISOS壺フラッシュ EEOROMセルのドレイン領域に必要とする低圧を生 成する昇圧回路を具備することを特徴とする不郷発性半 導体配位效置。

> 【請求項8】 請求項5万至7のいずれか1項に記載の 不揮発性半導体記憶装置は、ICカードに実装されてい ることを特徴とする不御発性半導体記憶製置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体記憶業 于および不掷発性半導体記憶裝置に係り、特に電気的消 去・再書込み可能なEEPROM型の不郷発性半導体配 億済子および不揮発性半導体記憶装置に関する。

[0002]

【従来の技術】図5は、マイクロコンピュータ50の一 設的なプロック構成を示している。CPU(中央処理装 置) 部51、RAM (スタディック・メモリ) 部52、 ROM (競み出し専用メモリ) 部53、1/0 (入/出 カ) 都54が主な構成要素であり、それらが同一チップ 上に搭載されている。

【0003】上記ROM部53は、通常、データメモリ とプログラムメモリとの2種類からなっている。そし て、上紀データメモリは、バイト単位の書を換えが可能 であること、104 回程度の書き換えが可能であること が要求されるが、将量としては数kピットでよく、一般 に、FLOTOX (FLOtalog gate Junne) OXide) 型E EPROMによって構成されている。また、前記プログ ラムメモリは、パイト単位の書き換えは要求されておら ず、書き込みはパイト単位、消去は一括という仕様でよ く、書き換え回数は10°程度でよいが、容量としては 512トピット以上が要求され、一般に、フラッシュD EPEOMによって満成されている。

[0004] L記FLOTOX型EEPRONは、図6 に示すように、メモリトランジスタと選択トランジスタ の2トランジスタ構成であるので、セルテイズが大き く、大容量化には向かないが、バイト単位で書き換えが 可能であること、104回程度の書き換え回数の保証の. 実績があることで、データメモリの仕様にあっている。 なお、図6において、201は半導体基板、202はソ 一ス領域、204はトンネル絶縁膜、205は浮遊ゲー

50

ト電極、206は電極間絶縁膜、207は制御ゲート電 極、209は第1ゲート絶縁質、211は第1ドレイン 仮域、212は第2ドレイン傾域、213は第2ゲート 絶縁膜、214は制御ゲート電弧である。

【0005】しかし、上記FLOTOX型EEPROM セルは、メモリトランジスタのトンネル傷蚁をレジスト パターニングによって形成するので、セルサイズが大き くなってしまうという問題がある。

【0006】一方、前記フラッシュEEPROMは、一 招消去が可能であるが、セルサイズが小さいので大容量 10 化が可能であり、プログラムメモリの仕様にあってい る。このフラッシュEEPROMのセルには幾つかのタ イブが実用化されており、従来例として、図7はACE E (Advanced Contactless BEPROM) 型セルを示し、図 8はETOX @PROM with Tunget OXide) 型セルを示 し、図9はソース側に側壁部選択トランジスタが設けら れたらisos (Sidewall Select-gate On Son-ree si de) 型フラッシュEEPROMセルを示している。

【0007】 図7において、301は半導体盤板、30 2はソース領域、303はドレイン領域、304はトン ネル絶縁膜、305は浮遊ゲート電腦、306は電極間 絶縁膜、307は制御ゲート電極、308はゲート絶縁 暖である.

【0008】図8において、401は半導体基板、40 2はソース領域、403はドレイン領域、404はトン キル絶縁膜、405は浮遊ゲート電弧、406は電板間 絶縁膜、407は制導ゲート電極である。

【0008】図9において、501は半導体基板、50 2はソース領域、503はドレイン領域、504はトン ネル絶縁順、505は浮遊ゲート電極、506は電極間 30 絶縁膜、507は制御ゲート電極、508は側壁絶縁 膜、509はゲート絶縁膜、510は選択ゲート電極で ある。なお、上紀ドレイン領域503上の絶縁戦(図示 せず)にはピット線コンタクト用のコンタクト開孔部が 設けられている。

【0010】しかし、上記フラッシュEEPROMセル のどれかを用いたフラッシュEEPROMと的配FLO TOX型EEPROMとを同一チップ上に混載する場合 には、次のような問題がある。

【0011】まず、フラッシュEEPROMセルのう ち、FLOTOX型ECPROMと混載する際に最もブ ロセス整合性のあるのはACEE型セルである。このA CEE型セルは、FLOTOX型セルの選択トランジス タを省略し、ドレインコンタクトを共通化して省略した ものであるから、それらを付け加えればFLOTOX型 セルとなる。しかし、ACEE型セルは、プログラム時 に半選択モードを使用するので、その書き込み・消去動 作が複雑となってその周辺回路の構成が複雑になる。

【0012】一方、前記ETOX型セルは、パイト消去

は、単一電源(通常、5V)による書き込みが困難にな るので、チップの外部電源として2電源(題常、5V系 と12V系)を必要とし、また、FLOTOX型セルと のプロセス整合性が悪い。その理由は、FLOTOX銀 セルは杏き込み・消去に約20Vの竜圧を必要とするの で、活載する素子としては5V系と12V系とに加えて 20 V 系の3種類を作り分ける必要がある。また、ゲー ト酸化膜厚の積類として、ETOX型セルのゲート酸化 膜およびPLOTOX型セルのトンネル酸化膜(約10 nm)、ETOX型セル局辺回路部のゲート酸化膜(約 25 nm)、FLOTOX室セル両辺回路路のゲート酸 化膜(約45 nm)、ロジック回路部のゲート酸化膜 (約15 nm)の合計4種類を形成する必要がある。 [0013]

【発明が解決しようとする課題】上記したように従来の FLOTOX型EEPROMセルは、セルサイズが大き くなり、ACEE型あるいはETOX型のフラッシュE EPROMセルと同一チップ上に混歳しようとすると、 メモリ周辺回路の構成が複雑になり、あるいは、外部電 源として2電源を必要とし、プロセス整合性が悪いとい う問題があった。

【0014】本発明は上記の問題点を解決すべくなされ たもので、セルサイズの小型化が可能になり、SISO S型フラッシュBEPROMセルと同一チップ上に混載 する場合のプロセスが簡単になり、パイト単位の書き娘 えが可能な不理発性半導体記憶素子を提供することを目 的とする。

【0015】また、本発明は、フラッシュDEPROM とパイトEEOROMとを簡単なプロセスで同一チップ 上に提載でき、書き込み・消去動作に半選択状態を必要 としないのでメモリ周辺回路の構成の簡単化が可能にな り、しかも、単一電源によって書き込み・消去が可能に なり、チップサイズの指小化が可能になる不揮発性半導 体記憶袋置を提供することを目的とする。

[0016]

【課題を療決するための手段】本発明の不揮発性半導体 配憶素子は、SISOS型フラッシュBEPROMセル からなるメモリトランジスタと、このメモリトランジス 夕のドレイン側に接続されたメモリセル選択トランジス 夕とを具備することを特徴とする。

【0017】また、本発明の不得発性半導体配憶装置 は、SISOS型フラッシュEEPROMセルを行列状 に配列し、行または列方向の各BEPROMセルの制御 ゲート電極同士および選択ゲート電便同士を共通技統 し、列または行方向の各PEPROMセルのドレイン側 域岡士を共通接続してなるフラッシュEEPROM回路 部と、SISOS型フラッシュEEPROMセルからな るメモリトランジスタおよびこのメモリトランジスタの ドレイン側に検索されたメモリセル選択トランジスタを 用としてゾース側に選択トランジスタを設けた場合に 50 具備するSISOS型パイトEEPROMセルを行列状

5

に配列し、行または列方向の各EEPROMセルのメモリトランジスタの制御ゲート電極同士、選択ゲート電極同士およびメモリセル選択トランジスタの選択ゲート電極同士を共通接続し、列または行方向の各EEPROMセルのメモリセル選択トランジスタのメモリセル・ドレイン領域同士を共通接続してなるパイトEEPROM回路路とを具備することを特徴とする。

[0018]

【作用】上記不揮発性半導体記憶素子は、メモリトランジスタとメモリセル選択トランジスタとの2トランジス 10 夕構成であるので、パイト単位の書き換えが可能である。また、メモリトランジスタは、SISOS型フラッシュBEPROMセルと同一構成を有し、同一の製造工程によって形成できるので、SISOS型フラッシュEPROMセルと同一テップ上に混載する場合のプロセスが簡単になる。この場合、メモリトランジスタはセルフアラインにより形成されるので、セルサイズの小型化が可能になる。

【0019】また、上記不揮発性半導体配憶衰置は、S(SOS型フラッシュEEPROM回路部と、このSISOS型フラッシュEEPROM回路部のセルとほぼ同一構成のメモリトランジスタを有するセルを用いたSISOS型バイトEEOROM回路部とが同一チップ上に形成されている。従って、単一電源(通常、5V)によって書き込み・消去動作が可能であり、書き込み・消去動作に半選択状態を作らないのでメモリ同辺回路の構成が簡単になり、しかも、SISOS型フラッシュEEPROMおよびSISOS型パイトBEOROMのプロセスの大部分が共通しており、プロセスが簡単になる。

[0020]

【実施例】以下、図面を参照して本発明の実施例を詳細 に説明する。

【0021】図1は本発明の不脚発性半導体記憶素子の 第1実施例に係るSISOS型のパイトBEPROMセ ルの断間構造を示している。このパイトBEPROMセ ルは、SISOS型のフラッシュEEPROMセルとは 傾同一構成を有するメモリトランジスタ60gと、この メモリトランジスタのドレイン側に接続されたメモリセ ル選択トランジスタ60bとを具備する。

【0022】上記メモリトランジスタ(SISOS型フ 40 ROM-ラッシュEBPROMセル)60aにおいて、601は 第1導電型の半導体基板(例えばP型シリコン基板)、 611および602は上記半導体基板601の表面に設 けられ、この半導体基板とは逆の第2導電型(例えばヒ 家あるいはリンがドープされたn+型)を有するドレイ ン領域用の第1不額物領域およびソース領域用の第2不 規物領域である。605は上記半導体基板601の第1 不動物領域611・第2不純物領域602間のチャネル 領域表面の一部上に第1ゲート結縁機(トンネル箱線 は、本列 順)604を介して前記第1不純物領域611の一端と 50 ている。

重なるように設けられた得選ゲート用の第1ゲート電報であり、例えば熱酸化で形成されたシリコン酸化異からなる。

【0023】607は上記第1ゲート電極605上に例えば多結晶シリコンの熱酸化膜/CVDシリコン空化膜/熱酸化膜からなる層面絡縁膜(電極関絶縁膜)606を介して設けられた例えばリンドープ多結晶シリコンからなる制御ゲート用の第2ゲート電極である。この第2ゲート電極607は、前配層関絶縁膜606を介して前記第1ゲート電極605とセルフアラインとなるように形成されている。

【0024】610は前記第1ゲート電極505 および 第2ゲート電極507の積層構造の前記第2不純物領域 例602の創壁に例えば多結晶シリコンの熟験化膜/C VDシリコン盤化膜/熱酸化膜からなる側部絶線膜60 8を介し、且つ、前配チャネル領域表面の一部上に第2 ゲート結線膜609を介して設けられた第1選択ゲート 用の第3ゲート電極である。なお、前記ドレイン領域用 の第1不純物領域611上の絶縁戦(図示せず)には、 コンタクト開孔部が設けられていない。

【0025】一方、前記メモリセル選択トランジスタ60とにおいては、前記半導体基板601の衰間で上記メモリトランジスタ60aのドレイン領域用の第1不純物領域611と離間してメモリセル・ドレイン領域用の第3不純物領域612が設けられ、上記第1不純物領域611・第3不純物領域612間のチャネル領域表面上に第3ゲート結解膜613を介して第2選択ゲート局の第4ゲート電極614が設けられている。上記第3不純物領域612は、前記第1不純物領域領域611と同一等電型(例えばと求あるいはリンがドーブされたn+型)の拡散層からなり、その上の総録膜(図示せず)にはビット級とのコンタクト開孔部が設けられている。

【0026】なお、上記第3ゲート総縁膜613および 前記第2ゲート地縁膜609は、同一の材質〈例えば基 彼シリコンの熱酸化膜/CVDシリコン空化膜/無酸化 膜が積層された複合膜)からなり、同時に形成される。 また、顔配類4ゲート電極614および第3ゲート電極 610は、同一の材質を有する。

【0027】上記実施縛のSISOS型のパイトEEP ROMセルによれば、メモリトランジスタとメモリセル 選択トランジスタとの2トランジスタ構成であるので、パイト草位の書き逸えが可能である。また、メモリトランジスタは、SISOS型フラッシュEEPROMセルと同一構成を有し、同一の製造工程によって形成できるので、SISOS型フラッシュEEPROMセルと同ーチップ上に混較する場合のプロセスが簡単になる。この場合、メモリトランジスタはセルフアラインにより形成されるので、セルサイズの小型化が可能になる。図2は、本発明の不揮発性半導体配質装置の一実施例を示している。

-408-

【0028】この不揮発性半等体記憶装置は、フラッシ ュEEPROM回路部21およびパイトEEOROM回 路部22とが同一チップ上に形成されており、何えば1 C(集積回路)カードに実態され、マイクロコンピュー 夕のROM部として用いられる。

【0029】上記フラッシュEEPROM回路部21 は、図9に示したようなドレイン領域上の絶縁膜にコン タクト開孔部を有する従来のSISOS型フラッシュE EPROMセル50 (これは、図1に示したパイトEE PROMセルのうちのメモリトランジスタ80aのドレ イン領域611上の絶縁膜にコンタクト開孔部を設けた ものに相当する。) を行列状に配列し、行または列方向 の各EEPROセルの制御ゲート電極 6 0 7同士および 第1選択ゲート電機510間士を共通接続し、列家たは 行方向の各EEPROセルのドレイン領域503同士を 共通接続してなる。

【0030】また、前配パイトEEPROM回路部22 は、図1に示したようなドレイン領域上の路線膜にコン タクト関孔部を有さないSJSOS型フラッシュEEP ROMセルからなるメモリトランジスタおよびこのメモ 20 リトランジスタのドレイン側に接続されたメモリセル選 択トランジスタを具備するSISOS型のパイトEEP ROMセル60を行列状に配列し、行または列方向の各 EBPROMセルの制御ゲート登極607同士、第1選 択ゲート電極610同士および第2選択ゲート電極61 4同士を共通後続し、列京たは行方向の各BEPR〇M セルのメモリセル・ドレイン領域612同士を共通接続 してなる.

【0031】上記不揮発性半導体記憶接層によれば、S ISOS型フラッシュEEPROM回路部21と、この SISOS型フラッシュEEPROM回路部のセルとぼ ば岡一構成のメモリトランジスタを育するセルを用いた SISOS型パイトEEOROM回路部22とが同一チ ップ上に形成されている。SISOS塑フラッシュEE OROMセル50は、データ書き込み時に、ドレイン領 域503に5V、側御ゲート単極507に12V、選択 ゲート電極510に2Vの電圧印加状態を必要とする。

【0032】ここで、制御ゲート電極507への12V の印加電圧は、流れる電流が少ないので外部からの電温 入力(5V)をチップ内部の昇圧回路で昇圧して作り出 すことができ、選択ゲート電極510への2Vの印加電 圧は外体電源の5 Vを内部で降圧して作りだせる。ま た、データ消去時には、ドレイン領域503に12V、 他のゲートにOVの電圧印加状態を必要とする。この 時、ドレイン領域503にサブブレークダウンによる竜 流が流れるが、セルアレイを小さなブロックに分けて消 去を行うことにより、1回の消去で流れるサブブレーク ダウン電流量を少なくでき、必要な消去電圧12Vも外 部階頭の5Vを内部で昇圧して作り出すことができる。

【0033】即ち、SISOS型フラッシュEEORO

MセルをコアとしたフラッシュEEPROMおよびパイ トBEPROMは単一強源によって書き込み・消去動作 が可能であるという特長を維持する。しかも、書き込み ・消去動作に半選択状態を作らないのでメモリ阿辺回路 の構成が簡単になる。また、SISOS型フラッシュE EPROMおよびSISOS型パイトEEOROMのブ ロセスの大部分が共通しており、プロセスが簡単になる という特長がある。

【0034】さらに、SISOS型フラッシュEEOR OMセルをコアとしたSISOS型パイトEEPROM セルでは、メモリトランジスタは全てセルフアラインに より形成されるのでセルサイズが小さくなり、チップサ イズの縮小化が可能になる。

【0035】次に、図2の不揮発性半導体記憶装置を搭 載した集積回路の製造工程におけるSISOS型フラッ シュEEPROMセルおよびSISOS型パイトEEP ROMセルの形成方法の一例を、図3(a)乃至(d) を参照しながら説明する。ここでは、周辺トランジスタ はNチャネルトランジスタのみを図示する。

【0036】まず、図3(a)に示すように、(10 O) 表面を有するP型シリコン基板801上に、イオン 注入と熟拡依法によって所定の領域にNウェル(図示せ ず)を形成した後、選択酸化(LOCOS)法によりフ ィールド酸化膜(図示せず)を形成し、このフィールド 酸化顕で囲まれた領域を素子領域とする。続いて、各素 子領域に開催制御用のチャネルイオン注入を行った後、 熱酸化法により第1酸化膜(トンネル酸化膜)802を 約10nm形成し、連続して第1多結晶シリコン膜80 3 を減圧気相成長 (LPCVD) 法により約100nm 堆積し、これにPOC1。の気相拡散法によりリンをド ープする.

【0037】更に、所定のレジストパターニングとエッ チングを行い、セルスリット(図示せず)を形成した 後、前配第1多結晶シリコン膜803の熱酸化、LPC VD法による窒化シリコン顔の地積、窒化シリコン膜の 熱酸化を行うことにより、シリコンの酸化膜/窒化膜/ 酸化膜の複合膜からなる第1複合絶縁膜804を形成す

【0038】次に、図3 (b) に示すように、所定のレ ジストパターニングを行い、メモリ周辺回路領域上の前 配複合地縁膜804、第1多結晶シリコン膜803をエ ッチング除去し、更に、NH、F液によって前記第1酸 化膜802をエッチング除去した後、熱酸化法により第 2酸化膜(メモリ屑辺回路ゲート酸化膜) 805を約2 5 nm形成し、連続して第2多結晶シリコン膜806を LPCVD法により約400nm単積し、これにPOC 12 の気相拡散法によりリンをドープする。この後、所 定のレジストバターニングを行い、メモリ領域の前記算 2多結晶シリコン膜806、第1複合結形膜804、第 1多結晶シリコン膜803をそれぞれ反応性イオンエッ

チング (R 1 E) によって連続してエッチングする。こ れによって、前記第1多絃晶シリコン膜803が各セル 岡士で切り離されて浮遊ゲート807が形成され、パタ ーニングされた第2多結晶シリコン膜806は傾御ゲー ト808となる。次に、所定のレジストパターニングを 行い、メモリセルのドレイン側にヒ素イオンおよびリン イオンを注入し、ドレイン領域809を形成する。

【0039】 更に、所定のレジストパターニングを行 い、メモリ周辺回路領域の第2多結晶シリコン膜806 をRIBによってエッチングする。これによって、メモ 10 ルと比べて、 (1) メモリセル選択トランジスタ70b リ周辺回路のゲート電磁810が形成される。

【0040】この後、例えば熱酸化によって第2多結晶 シリコン膜806上および基版801上に酸化験を形成 し、続いて、LPCVD法により窒化シリコン膜の地 蔵、窒化シリコン鱗の熱酸化を行って酸化膜/窒化膜/ 酸化膜の複合膜からなる第2複合絶縁膜811を形成す

【0041】次に、図3 (c) に示すように、所定のレ ジストパターニングを行って、ロジック回路領域上の前 配第2複合絶縁膜811、第2多結晶シリコン膜80 6、第1複合約緑膜804と第1多結晶シリコン膜80 3をそれぞれRIEとケミカルドライエッチング (CD E) によりエッチング除去し、更に、NH: 下舷により 第1酸化膜802をエッチング除去する。この後、然酸 化法により第3酸化膜(ロジック回路ゲート酸化膜)8 12を約15nm形成し、連続してLPCVD法により 第3多結晶シリコン膜813を約400 nm堆積し、こ れにPOC Is の気相拡散法によりリンをドープする。

【0042】次に、所定のレジストパターニングを行 い、ロジック回路領域およびメモリ領域の第3多結晶シ 30 リコン膜813をRIEによってエッテングする。これ によって、第1選択ゲート電磁814老よび第2選択ゲ 一ト電磁815とロジック回路ゲート電磁816が形成 される。

【0043】 更に、 図3 (d) に示すように、 所定のレ ジストパターニングを行い、メモリ周辺回路領域上およ びメモリ領域のドレイン側に残る第3多結晶シリコン膜 813をCDEによってエッチング除去する。次に、所 定のレジストパターニングを行い、メモリセルのソース 領域817、メモリ周辺回路およびロジック回路のヵチ ャネルトランジスタのソース領域818・ドレイン領域 819 む形成するためにヒ索イオンの注入を行い、メモ リ周辺回路およびロジック回路のpチャネルトランジス タのソース領域・ドレイン領域(図示せず)にBF:イ オンの注入を行う。

【0044】この後、例えばBPSG (ポロン・リン・ シリケートガラス)等の絶縁膜820をCVD法により **堆積し、リフローを施した後所定のレジストパターニン** グを行ってコンタクト孔を朗孔する。次に、配線材料と して、例えばA1(アルミニウム)-S1(シリコン)

合金牌をスパッタ紙により地積し、所定のレジストパタ ーニングを行ってエッチングし、配繳821を形成す る。続いて、シンターを行った後、バッシペーション膜 822を堆積し、パッド部の開孔を行い、所望の辛等体

10

【0045】図4は、本発明の不揮発性半導体記憶素子 の第2実施例に係るSISOS型パイトEEPROMセ ルの断面構造を示している。このパイトEEPROMセ ルは、図1に示したSISOS型パイトEEPROMセ のソース領域が、拡散により形成されることなく、メモ リトランジスタのドレイン領域(第1不純物領域61 1) がそのまま利用されている点。(2) 第4ゲート電 極(第2選択ゲート)形成用の導電膜を堆積した後のパ ターニングに際して、領部絶縁戦708の形成時に制御 ゲート電極607上に形成されている絶録順715の上 に導電膜の一部を残すことにより、第4ゲート電機(第 2週択ゲート) 714の一部が上記路最終715を介し て第2ゲート電低(制御ゲート電板) 607の上に延び て積層されるように形成されている点が異なり、その他 は同じであるので図1中と同一符号を付している。

【0046】このような構造のS15OS型パイトEE PROMセルによれば、第2ゲート電板60?と第4ゲ 一ト電極714との間隔を、このSISOS型パイトB EPROMセルを含む半導体集積回路の最小加工寸法よ り小さく形成することが可能になり、セル寸法を縮小す ることができる。

[0047]

【発明の効果】上述したように本発明の不揮発性半導体 配位素子によれば、セルサイズの小型化が可能になり、 SiSOS型フラッシュEEPROMセルと同一チップ 上に混動する場合のプロセスが簡単になり、パイト単位 の書き換えが可能なSISOS型パイトEEOROMセ ルを実現できる。

【0048】また、本発明の不揮発性半導体配億銭耐に よれば、簡単なプロセスでSISOS型フラッシュEE PROMとSISOS型パイトEEOROMとを同一チ ップ上に混載でき、メモリ周辺回路の構成が簡単にな り、しかも、単一電源によって書き込み・消去が可能に なり、チップサイズの縮小化が可能になるので、ICカ ードに実象してマイクロコンピュータのROM部として 使用するのに好適である。

【図面の簡単な説明】

【図1】 本発明の不揮発性半導体記憶素子の第1 実施例 に係るSISOS型のバイトEPPROMセルを示す断

【図2】本発明の不開発性半導体記憶接置の第1 実施例 を示すプロック図。

【図3】本発明の不揮発性半導体記憶装置の製造方法の 一例を示す工程所面図。

(7)

特開平4-364077

21

【図4】本発明の不揮発性半導体記憶素子の第2実施鋼に係るSUSOS型パイトEEPROMセルを示す断面

【図 5 】マイクロコンピュータの一般的な構成を示す*プ* ロック図。

【図8】従来のFLOTOX型のバイトBEPROMセルを示す断面図。


【図7】従来のACEE型のフラッシュEBPROMセルを示す前面図。

【図8】従来のETOX型のフラッシュEEPROMセ 10 ルを示す断面図。


【図9】従来のSISOS型のフラッシュEEPROM セルを示す断面図。

【符号の説明】


[四1]




[日4]



[図2]





This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ CRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.